Use este identificador para citar ou linkar para este item:
https://repositorio.ufrn.br/handle/123456789/17969| Título: | Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys |
| Título(s) alternativo(s): | The study of viability of development of no processor integrated system based on network-on-chip: IPNoSys system |
| Autor(es): | Araújo, Sílvio Roberto Fernandes de |
| Orientador: | Silva, Ivan Saraiva |
| Palavras-chave: | Sistema em chip (SoC);Redes em chip (NoC);Algoritmo spiral complement;Sistema IPNoSys;System-on-chip (SoC);Network-on-chip (NoC);Spiral complement algorithm;IPNoSys system |
| Data do documento: | 11-Abr-2008 |
| Editor: | Universidade Federal do Rio Grande do Norte |
| Referência: | ARAÚJO, Sílvio Roberto Fernandes de. The study of viability of development of no processor integrated system based on network-on-chip: IPNoSys system. 2008. 87 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Natal, 2008. |
| Resumo: | O aumento na capacidade de integração de transistores permitiu o desenvolvimento de sistemas completos, com inúmeros componentes, dentro de um único chip, são os chamados SoCs (System-on-Chip). No entanto, o subsistema de interconexão utilizado pode limitar a escalabilidade dos SoCs, como os barramentos, ou ser uma solução ad hoc, como a hierarquia de barramentos. Desse modo, a solução ideal para interconexão no SoCs são as redes em chip ou NoCs (Network-on-Chip). As NoCs permitem múltiplas conexão ponto-a-ponto entre os componente e podem ser reusadas em projetos diversos. Entretanto, o uso de NoCs pode representar o aumento na complexidade do projeto do sistema, da área em chip e/ou potência dissipada. Dessa forma, é necessário ampliar o horizonte de utilização dos sistemas ou quebrar o paradigma do seu desenvolvimento. Assim, é proposto um sistema baseado em uma NoC, onde as aplicações são descritas em forma de pacotes e executadas de roteador em roteador durante o percurso entre origem e destino dos pacotes, sem a necessidade do uso de processadores convencionais. Para permitir a execução de aplicações, independente do número de instruções e das dimensões da rede, foi desenvolvido o algoritmo spiral complement, que permite re-rotear pacotes até que todas as instruções contidas nele sejam executadas. Portanto, o objetivo desse trabalho foi estudar a viabilidade do desenvolvimento de tal sistema, denominado sistema IPNoSys. Nesse estudo, foi desenvolvida em SystemC, com precisão de ciclo, uma ferramenta para simulação do sistema, a qual permite executar aplicações implementadas na linguagem de descrição de pacotes, também desenvolvida para esse fim. Através da ferramenta podem ser obtidos diversos resultados que permitem avaliar o funcionamento e desempenho do sistema. A metodologia empregada para descrição das aplicações corresponde, a priori, em obter o grafo de fluxo de dados da aplicação em alto nível, e desse grafo descrevê-la em um ou mais pacotes. Utilizando essa metodologia, foram realizados três estudos de casos: contador, DCT-2D e adição de ponto flutuante. O contador foi usado para avaliar a capacidade do sistema em tratar situações de deadlock e executar aplicações em paralelo. A DCT-2D foi utilizada para realizar comparações com a plataforma STORM. E, finalmente, a adição de ponto flutuante teve como objetivo ser usada como rotina de tratamento de uma instrução não implementada em hardware. Os resultados de simulação apontam favoravelmente com relação à viabilidade do desenvolvimento do sistema IPNoSys. Mostrando que é possível executar aplicações em forma de pacotes, inclusive paralelamente, sem interrupções provocadas por eventuais deadlocks, e ainda indicam maior eficiência do sistema IPNoSys a respeito do tempo de execução comparada a plataforma STORM |
| Abstract: | The increase of capacity to integrate transistors permitted to develop completed systems, with several components, in single chip, they are called SoC (System-on-Chip). However, the interconnection subsystem cans influence the scalability of SoCs, like buses, or can be an ad hoc solution, like bus hierarchy. Thus, the ideal interconnection subsystem to SoCs is the Network-on-Chip (NoC). The NoCs permit to use simultaneous point-to-point channels between components and they can be reused in other projects. However, the NoCs can raise the complexity of project, the area in chip and the dissipated power. Thus, it is necessary or to modify the way how to use them or to change the development paradigm. Thus, a system based on NoC is proposed, where the applications are described through packages and performed in each router between source and destination, without traditional processors. To perform applications, independent of number of instructions and of the NoC dimensions, it was developed the spiral complement algorithm, which finds other destination until all instructions has been performed. Therefore, the objective is to study the viability of development that system, denominated IPNoSys system. In this study, it was developed a tool in SystemC, using accurate cycle, to simulate the system that performs applications, which was implemented in a package description language, also developed to this study. Through the simulation tool, several result were obtained that could be used to evaluate the system performance. The methodology used to describe the application corresponds to transform the high level application in data-flow graph that become one or more packages. This methodology was used in three applications: a counter, DCT-2D and float add. The counter was used to evaluate a deadlock solution and to perform parallel application. The DCT was used to compare to STORM platform. Finally, the float add aimed to evaluate the efficiency of the software routine to perform a unimplemented hardware instruction. The results from simulation confirm the viability of development of IPNoSys system. They showed that is possible to perform application described in packages, sequentially or parallelly, without interruptions caused by deadlock, and also showed that the execution time of IPNoSys is more efficient than the STORM platform |
| URI: | https://repositorio.ufrn.br/jspui/handle/123456789/17969 |
| Aparece nas coleções: | PPGSC - Mestrado em Sistemas e Computação |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| SilvioRFA.pdf | 3,44 MB | Adobe PDF |  Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.