Please use this identifier to cite or link to this item: https://repositorio.ufrn.br/handle/123456789/15298
Title: Metodologia de Verificação Funcional para Circuitos Analógicos
Authors: Fonseca, Adauto Luis Tadeo Bernardes da
Keywords: Verificação;Circuitos analógicos;Técnicas de verificação;Ambiente de Verificação;VHDL-AMS;Verification;Analog circuits;Integrated circuits;Verification techniques;Verification environment;VHDL-AMS
Issue Date: 4-Sep-2009
Publisher: Universidade Federal do Rio Grande do Norte
Citation: FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
Portuguese Abstract: O presente trabalho tem como objetivo desenvolver uma ferramenta de verificação para circuitos analógicos. O principal objetivo desta é aumentar a automação dos processos de verificação. Além disso, proporcionar a construção de um ambiente de verificação capaz de gerar relatórios ao longo deste processo. Esta metodologia é baseada na técnica do Modelo de Ouro, no entanto, ela também propõe uma segunda técnica para verificar o modelo de referência, para se obter resultados mais confiáveis. A metodologia foi utilizada, como estudo de caso, na verificação de um amplificador operacional
Abstract: This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed
URI: https://repositorio.ufrn.br/jspui/handle/123456789/15298
Appears in Collections:PPGEE - Mestrado em Engenharia Elétrica e de Computação

Files in This Item:
File Description SizeFormat 
AdautoLT.pdf2,01 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.