Please use this identifier to cite or link to this item: https://repositorio.ufrn.br/handle/123456789/49484
Title: Geração automática de hardware concorrente verificado
Other Titles: Automated generation of verified concurrent hardware
Authors: Silva, Luciano Alexandre de Farias
Advisor: Oliveira, Marcel Vinicius Medeiros
Keywords: Computação;Métodos formais;CSP;VHDL;Geração de código
Issue Date: 26-Jul-2022
Publisher: Universidade Federal do Rio Grande do Norte
Citation: SILVA, Luciano Alexandre de Farias. Geração automática de hardware concorrente verificado. Orientador: Marcel Vinícius Medeiros Oliveira. 2022. 80f. Dissertação (Mestrado em Sistemas e Computação) - Centro de Ciências Exatas e da Terra, Universidade Federal do Rio Grande do Norte, Natal, 2022.
Portuguese Abstract: A complexidade de desenvolvimento e análise é inerente a sistemas de modo geral, principalmente a sistemas concorrentes. Quando trabalhamos com sistemas críticos isso se torna bem mais evidente, pois uma inconsistência geralmente está associado a um alto custo. Assim, o quanto antes conseguimos identificar uma inconsistência no projeto de um sistema e removê-la, menor será seu custo. Por este motivo, é comum a utilização das mais variadas estratégias para diminuir a dificuldade e os problemas enfrentados neste processo. Uma dessas estratégias é a utilização de métodos formais, que podem utilizar álgebra de processos para especificação e análise de sistemas concorrentes, melhorando a compreensão do projeto e possibilitando a identificação de possíveis inconsistências ainda nas etapas iniciais do projeto, garantindo a precisão e correção do sistema especificado. Este trabalho apresenta uma ferramenta para tradução automática dos principais operadores da álgebra de processo csp para a linguagem de descrição de hardware vhdl. csp é uma linguagem que nos permite realizar uma descrição formal de um sistema concorrente. vhdl é uma linguagem de descrição de hardware que pode ser compilado em uma placa de fpga. Nossa ferramenta para geração automática de harware é validada por um estudo de caso de um sistema inteligente para controle de elevadores. Apresentamos sua especificação formal em csp e em seguida sua tradução para um código vhdl, gerado pela nossa ferramenta, o qual sintetizamos em uma placa de fpga.
URI: https://repositorio.ufrn.br/handle/123456789/49484
Appears in Collections:PPGSC - Mestrado em Sistemas e Computação

Files in This Item:
File SizeFormat 
Geracaoautomaticahardware_Silva_2022.pdf55,07 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.