Navegando por Autor "Avelino, Álvaro Medeiros"
Agora exibindo 1 - 1 de 1
- Resultados por página
- Opções de Ordenação
Tese LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA(2017-06-09) Avelino, Álvaro Medeiros; Roda, Valentin Obac; http://lattes.cnpq.br/4823406157799513; http://lattes.cnpq.br/3771815975074527; Oliveira, José Alberto Nicolau de; http://lattes.cnpq.br/2871134011057075; Melo, Júlio César Paulino de; http://lattes.cnpq.br/2930421117873633; Sakuyama, Carlos Alberto Valderrama; http://lattes.cnpq.br/4405442140445324; Marques, Eduardo; Pedrino, Emerson Carlos; http://lattes.cnpq.br/6481363465527189Este trabalho utiliza como base a arquitetura P2IP, de grão grosso reconfigurável (em tempo de execução) de baixa latência, aplicada ao processamento de imagens em tempo real. Esta arquitetura foi implementada em FPGA, sendo validada com alguns algoritmos básicos de processamento de imagens, tais como Edge Sharpening, Canny Edge Detection e Harris Corner Detection. A quantidade de Elementos de Processamento é definida pelo algoritmo que demanda uma quantidade maior de processamento. Entretanto, nem todos os Elementos de Processamento são utilizados o tempo todo. Mesmo estando ociosos estes Elementos de Processamento contribuem ativamente para o consumo estático de potência. A ideia do presente trabalho é propor uma versão modificada do Elemento de Processamento, que não contenha nenhum bloco interno, mas seja capaz de replicar a entrada na saída. Quando necessário, este novo EP é substituído pelo tradicional utilizando Reconfiguração Parcial. Isso leva a um consumo energético mais eficiente, característica bastante relevante de sistemas alimentados a bateria. As variáveis utilizadas na validação da proposta serão o consumo energético, a latência durante a reconfiguração parcial e a área ocupada.