Navegando por Autor "Silva, Carlos Alberto de Albuquerque"
Agora exibindo 1 - 2 de 2
- Resultados por página
- Opções de Ordenação
Dissertação Contribuição para o estudo do embarque de uma rede neural artificial em field programmable gate array (FPGA)(Universidade Federal do Rio Grande do Norte, 2010-06-30) Silva, Carlos Alberto de Albuquerque; Dória Neto, Adrião Duarte; Oliveira, José Alberto Nicolau de; ; http://lattes.cnpq.br/2871134011057075; ; http://lattes.cnpq.br/1987295209521433; ; http://lattes.cnpq.br/7963808444142138; Melo, Jorge Dantas de; ; http://lattes.cnpq.br/7325007451912598; Lopes, Danniel Cavalvante;Este estudo consiste na implementação e no embarque de uma Rede Neural Artificial (RNA) em hardware, ou seja, em um dispositivo programável do tipo field programmable gate array (FPGA). O presente trabalho permitiu a exploração de diferentes implementações, descritas em VHDL, de RNA do tipo perceptrons de múltiplas camadas. Por causa do paralelismo inerente às RNAs, ocorrem desvantagens nas implementações em software, devido à natureza sequencial das arquiteturas de Von Neumann. Como alternativa a este problema, surge uma implementação em hardware que permite explorar todo o paralelismo implícito neste modelo. Atualmente, verifica-se um aumento no uso do FPGA como plataforma para implementar as Redes Neurais Artificiais em hardware, explorando o alto poder de processamento, o baixo custo, a facilidade de programação e capacidade de reconfiguração do circuito, permitindo que a rede se adapte a diferentes aplicações. Diante desse contexto, objetivou-se desenvolver arranjos de redes neurais em hardware, em uma arquitetura flexível, nas quais fosse possível acrescentar ou retirar neurônios e, principalmente, modificar a topologia da rede, de forma a viabilizar uma rede modular em aritmética de ponto fixo, em um FPGA. Produziram-se cinco sínteses de descrições em VHDL: duas para o neurônio com uma e duas entradas, e três para diferentes arquiteturas de RNA. As descrições das arquiteturas utilizadas tornaram-se bastante modulares, possibilitando facilmente aumentar ou diminuir o número de neurônios. Em decorrência disso, algumas redes neurais completas foram implementadas em FPGA, em aritmética de ponto fixo e com alta capacidade de processamento paraleloTese Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons(Universidade Federal do Rio Grande do Norte, 2015-09-04) Silva, Carlos Alberto de Albuquerque; Dória Neto, Adrião Duarte; ; http://lattes.cnpq.br/1987295209521433; ; http://lattes.cnpq.br/7963808444142138; Barbalho, David Simonetti; ; http://lattes.cnpq.br/7208859488227503; Melo, Jorge Dantas de; ; http://lattes.cnpq.br/7325007451912598; Oliveira, José Alberto Nicolau de; ; http://lattes.cnpq.br/2871134011057075; Lopes, Danniel Cavalcante; ; http://lattes.cnpq.br/5342832426660173; Ramos, Karla Darlene Nepomuceno; ; http://lattes.cnpq.br/2751239628595747As Redes Neurais Artificiais (RNAs), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução destes problemas torna-se indispensável que sua implementação seja feita em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs em hardware, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex 6 da Xilinx, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software.