Navegando por Autor "Siqueira, Hadley Magno da Costa"
Agora exibindo 1 - 2 de 2
- Resultados por página
- Opções de Ordenação
Tese Proposta de arquitetura de alto desempenho para sistemas de tempo real(Universidade Federal do Rio Grande do Norte, 2020-07-31) Siqueira, Hadley Magno da Costa; Kreutz, Marcio Eduardo; ; ; Pereira, Monica Magalhaes; ; Silva, Gustavo Girao Barreto da; ; Zeferino, Cesar Albenes; ; Silva, Ivan Saraiva;Precision Timed Machines (PRET) são arquiteturas voltadas para o uso em sistemas embarcados de tempo real e sistemas cyber-físicos. A principal característica dessas arquiteturas é a capacidade de prover previsibilidade e repetibilidade para tarefas de tempo real, facilitando assim o desenvolvimento, análise e teste de sistemas de tempo real. O estado da arte, no momento dessa escrita, consiste em um conjunto de processadores baseados no conceito PRET. Esses processadores tem como uma das principais características o uso de threads em hardware com chaveamento das mesmas a cada ciclo de relógio. Essa estratégia provê um bom desempenho quando há paralelismo a nível de thread, porém induz a um baixo desempenho na falta desse paralelismo. Além disso, o chaveamento das threads a cada ciclo de relógio leva a uma latência alta. Essa latência alta pode inviabilizar a execução de tarefas que requeiram baixa latência. O presente trabalho contribui para o estado da arte de duas formas: a primeira é apresentando uma proposta de um array reconfigurável de grão grosso baseado no conceito PRET. O array proposto é acoplado a um processador PRET, provendo suporte para aceleração de trechos importantes de uma aplicação. O array foi projetado de tal forma que quando acoplado ao processador não faça este perder suas propriedades temporais originais. A segunda contribuição desta tese é a proposta e implementação de uma arquitetura multicore. Cada core é composto por um processador acoplado ao array proposto. Dessa forma, este trabalho procura apresentar uma arquitetura de alto desempenho voltado para sistemas embarcados de tempo real que tenham alta demanda de processamento tais como na aviônica, por exemplo. Resultados mostram que a arquitetura proposta é capaz de prover aceleração de mais de 10 vezes para alguns tipos de aplicação. Em termos de área, resultados de síntese para FPGA mostram que cada core ocupa menos da metade de um processador com execução fora de ordem. Além disso, possui área similar a outros arrays usados em sistemas embarcados low-power.Dissertação Proposta de um processador multithreading com características de previsibilidade(Universidade Federal do Rio Grande do Norte, 2015-08-18) Siqueira, Hadley Magno da Costa; Kreutz, Marcio Eduardo; ; http://lattes.cnpq.br/6374279398246756; ; http://lattes.cnpq.br/3739455338779016; Brito, Alisson Vasconcelos de; ; http://lattes.cnpq.br/6321676636193625; Pereira, Mônica Magalhães; ; http://lattes.cnpq.br/5777010848661813O projeto de sistemas embarcados de tempo real requer um controle preciso da passagem de tempo na computação realizada pelos módulos e na comunicação entre os mesmos. Geralmente, esses sistemas são constituídos de vários módulos, cada um projetado para uma tarefa específica e com comunicação restrita com os demais módulos a fim de se obter a temporização necessária. Essa estratégia, chamada de arquitetura federada, já está se tornando inviável em frente as demandas atuais de custo, desempenho e qualidade exigidas dos sistema embarcados. Para atacar esse problema, atualmente se propõe o uso de arquiteturas integradas, que consistem em um ou poucos circuitos realizando várias tarefas em paralelo de forma mais eficiente e com redução de custos. Entretanto, é preciso garantir que a arquitetura integrada possua componibilidade temporal, ou seja, a capacidade de projetar cada tarefa temporalmente isolada das demais a fim de manter as características individuais de cada tarefa. As “Precision Timed Machines” são uma abordagem de arquitetura integrada que advoca o uso de processadores “multithreaded” para garantir componibilidade temporal. Dessa forma, o presente trabalho apresenta a implementação de uma “Precision Timed Machine” chamada Hivek-RT. Este processador, que é um VLIW com suporte à “Simultaneous Multithreading”, é capaz de executar eficientemente tarefas de tempo real quando comparado à um processador tradicional. Além da execução eficiente, a arquitetura facilita a implementação, do ponto de vista de programação, de tarefas de tempo real.