Use este identificador para citar ou linkar para este item: https://repositorio.ufrn.br/jspui/handle/123456789/15133
Título: Implementação e avaliação de máquinas de comitê em um ambiente com múltiplos processadores embarcados em um único chip
Autor(es): Lopes, Danniel Cavalcante
Palavras-chave: Processamento paralelo;Sistemas embarcados;Redes neurais artificiais;Parallel processing;Embedded systems;Artificial neural networks
Data do documento: 30-Jul-2009
Editor: Universidade Federal do Rio Grande do Norte
Citação: LOPES, Danniel Cavalcante. Implementação e avaliação de máquinas de comitê em um ambiente com múltiplos processadores embarcados em um único chip. 2009. 107 f. Tese (Doutorado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
Resumo: The number of applications based on embedded systems grows significantly every year, even with the fact that embedded systems have restrictions, and simple processing units, the performance of these has improved every day. However the complexity of applications also increase, a better performance will always be necessary. So even such advances, there are cases, which an embedded system with a single unit of processing is not sufficient to achieve the information processing in real time. To improve the performance of these systems, an implementation with parallel processing can be used in more complex applications that require high performance. The idea is to move beyond applications that already use embedded systems, exploring the use of a set of units processing working together to implement an intelligent algorithm. The number of existing works in the areas of parallel processing, systems intelligent and embedded systems is wide. However works that link these three areas to solve any problem are reduced. In this context, this work aimed to use tools available for FPGA architectures, to develop a platform with multiple processors to use in pattern classification with artificial neural networks
metadata.dc.description.resumo: O número de aplicações baseadas em sistemas embarcados cresce significativamente a cada ano. Isso se deve ao fato de que, apesar de sistemas embarcados possuírem restrições e unidades de processamento simples, o desempenho desses tem melhorado a cada dia. Entretanto a complexidade das aplicações também cresce, fazendo com que sempre exista a necessidade de um desempenho melhor. Portanto, apesar dessa evolução, existem casos, nos quais, um sistema embarcado com uma única unidade de processamento não é suficiente para realizar o processamento das informações em tempo hábil. Para melhorar o desempenho destes sistemas, pode-se analisar a implementação de soluções com processamento paralelo e assim utilizar-los em aplicações mais complexas que exigem um alto desempenho. A idéia é avançar além das aplicações que já utilizam sistemas embarcados, explorando a utilização de um conjunto de unidades de processamento cooperando entre si para execução de um algoritmo inteligente. O número de trabalhos existentes nas áreas de processamento paralelo, sistemas inteligentes e sistemas embarcados é grande. Entretanto, trabalhos que unam essas três áreas para a solução de algum tipo de problema são reduzidos. Diante deste contexto, esse trabalho teve como objetivo utilizar ferramentas disponíveis para arquiteturas FPGA, desenvolvendo uma plataforma com múltiplos processadores para utilização em problemas de processamento inteligente com redes neurais artificiais
URI: http://repositorio.ufrn.br:8080/jspui/handle/123456789/15133
Aparece nas coleções:PPGEE - Doutorado em Engenharia Elétrica e de Computação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
DannielCL.pdf4,36 MBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.