Use este identificador para citar ou linkar para este item: https://repositorio.ufrn.br/jspui/handle/123456789/22395
Título: Proposta de arquitetura em Hardware para FPGA da técnica Qlearning de aprendizagem por reforço
Autor(es): Silva, Lucileide Medeiros Dantas da
Palavras-chave: FPGA;Q-learning;Aprendizagem por reforço;Hardware
Data do documento: 18-Nov-2016
Citação: SILVA, Lucileide Medeiros Dantas da. Proposta de arquitetura em Hardware para FPGA da técnica Qlearning de aprendizagem por reforço. 2016. 72f. Dissertação (Mestrado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2016.
Resumo: Q-learning is a off-policy reinforcement learning technique which has as main advantage the possibility of obtaining an optimal policy interacting with an unknown model environment. This work proposes a parallel fixed-point Q-learning algorithm architecture, implemented in FPGA. Fundamental to this approach is optimize system processing time. Convergence results are presented. The processing time and occupied area were analyzed for diferentes scenarios and various fixed point formats. Architecture implementation details were featured. The entire project was developed using the System Generator platform (Xilinx), with a Virtex-6 xc6vcx240t-1ff1156 as the target FPGA.
metadata.dc.description.resumo: O Q-learning é uma técnica de aprendizagem por reforço off-policy que tem como principal vantagem a possibilidade de obter uma política ótima interagindo com o ambiente sem que o modelo deste ambiente necessite ser conhecido. Este trabalho descreve uma proposta de arquitetura paralela em ponto fixo da técnica usando hardware reconfigurável do FPGA (Field Programmable Gates Arrays). O objetivo de desenvolver essa técnica em hardware é otimizar o tempo de processamento do sistema. São apresentados resultados de convergência do algoritmo, área de ocupação e frequência de amostragem. Também são apresentados detalhes de implementação da arquitetura. O projeto foi desenvolvido utilizando a plataforma de desenvolvimento System Generator da Xilinx sendo projetado para o FPGA Virtex 6 xc6vcx240t-1ff1156.
URI: https://repositorio.ufrn.br/jspui/handle/123456789/22395
Aparece nas coleções:PPGEE - Mestrado em Engenharia Elétrica e de Computação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
LucileideMedeirosDantasDaSilva_DISSERT.pdf896,84 kBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.